APA-viite (7. p.)

Palnitkar, S. (2003). Verilog HDL: A guide to digital design and synthesis (2nd ed.). Pearson.

Chicago-viite (17. p.)

Palnitkar, Samir. Verilog HDL: A Guide to Digital Design and Synthesis. 2nd ed. Upper Saddle River, NJ ; New Delhi: Pearson, 2003.

MLA-viite (8. p.)

Palnitkar, Samir. Verilog HDL: A Guide to Digital Design and Synthesis. 2nd ed. Pearson, 2003.

Varoitus: Nämä viitteet eivät aina ole täysin luotettavia.